Fornecimento de energia traseiro por imec

O Backside Power Delivery é visto como uma das tecnologias mais importantes para futuras melhorias no processo de IC.

A Intel diz que introduzirá a tecnologia em produtos no próximo ano, a TSMC diz que estará disponível para seus clientes em 2025 e a Samsung diz que será usada em seu processo de 2 nm no final de 2025.

A Applied caracterizou a tecnologia como entregando o equivalente a duas gerações de nós de processo.

A imec, pioneira na tecnologia, a descreve neste artigo de Naoto Horiguchi e Eric Beyne.

"Os chips Future podem muito bem quebrar a tradição de fornecer energia através da parte frontal do chip: uma rede de fornecimento de energia traseira (BSPDN) mostrou claras vantagens de desempenho.

Um progresso significativo foi obtido na habilitação das etapas críticas do processo, incluindo a implementação de trilhos de energia enterrados, desbaste extremo de wafer e processamento nano-através-Si-via.

Arede de fornecimento de energia foi projetado para fornecer fonte de alimentação e tensão de referência (ou seja, VDD e VSS) para os dispositivos ativos na matriz com mais eficiência. Tradicionalmente, é realizado como uma rede de fios metálicos de baixa resistência fabricados através do processamento de back-end-of-line (BEOL).na parte da frente do wafer . A rede de fornecimento de energia compartilha esse espaço com a rede de sinal, ou seja, as interconexões que são projetadas para transportar o sinal.

Para fornecer energia do pacote para os transistores, os elétrons atravessam todas as 15 a 20 camadas da pilha BEOL por meio de fios e vias de metal que ficam cada vez mais estreitos (portanto, mais resistivos) ao se aproximarem dos transistores. No caminho, eles perdem energia, resultando em um fornecimento de energia ouqueda IR ao reduzir a energia. Ao chegar mais perto do transistor, ou seja, no nível da célula padrão, os elétrons vão parar na alimentação VDD e VSS e nos trilhos de aterramento organizados na camada Mint do BEOL. Esses trilhosocupar espaço no limite e entre cada célula padrão. A partir daqui, eles se conectam à fonte e ao dreno de cada transistor por meio de uma rede de interconexão de meio de linha.

Figura 1 – Representação esquemática de uma rede tradicional de fornecimento de energia frontal.

Mas a cada nova geração de tecnologia, essa arquitetura BEOL tradicional luta para acompanhar o caminho de dimensionamento do transistor. Hoje, as 'interconexões de energia' competem cada vez mais por espaço na complexa rede BEOL e respondem por pelo menos 20% dos recursos de roteamento. Além disso, os trilhos de energia e terra ocupam uma área consideravelmente grande no nível da célula padrão,limitando ainda mais o dimensionamento padrão da altura da célula . No nível do sistema, odensidade de potênciae a queda de IR aumentam drasticamente, desafiando os projetistas a manter a margem de 10% permitida para a perda de energia entre o regulador de tensão e os transistores.

Uma rede de fornecimento de energia traseira promete resolver esses problemas. A ideia édesacoplar a rede de fornecimento de energia da rede de sinal movendo toda a rede de distribuição de energia para a parte de trás do wafer de silício, que hoje serve apenas como portadora. A partir daí, permite o fornecimento direto de energia às células padrão por meio de linhas metálicas mais largas e menos resistivas, sem que os elétrons precisem percorrer a complexa pilha BEOL. Essa abordagem prometebeneficiar a queda de IR, melhora o desempenho do fornecimento de energia, reduz o congestionamento de roteamento no BEOL e, quando projetado adequadamente, permite um dimensionamento adicional da altura da célula padrão. [1]

Figura 2 – Uma rede de entrega de energia traseira permite desacoplar a entrega de energia da rede de sinal.

Antes de detalhar o fluxo do processo para fabricar uma rede de fornecimento de energia traseira, apresentamosdois facilitadores de tecnologia: trilho de energia enterrado (BPR) e via nano-através do silício (nTSVs).

BPR é um impulsionador de escala de tecnologia que dimensiona ainda mais a altura da célula padrão e reduz a queda de IR. É uma construção de linha de metal enterrada abaixo dos transistores - parcialmente dentro do substrato de Si, parcialmente dentro do óxido de isolamento da trincheira rasa. Ele assume o papel dos trilhos de alimentação VDD e VSS que tradicionalmente foram implementados no BEOL no nível da célula padrão. Esta passagem histórica de BEOL para front-end-of-line (FEOL) permite reduzir o número de pistas Mint, permitindo uma maior redução da célula standard. Além disso, quando projetado perpendicularmente à célula padrão, o tamanho do trilho pode ser reduzido, o que reduz ainda mais a queda de IR.